PSoC CreaterでVerilogのコンポーネント作成

ハードウェア

手順メモ。

ワークスペースにライブラリプロジェクトを追加

  • 左ペインのWorkSpace ExploerでWorkspaceを右クリックして「Add」＞「New Project」
  • Select project typeで「Library project」を選択
  • ライブラリの場所と名前を指定。ここではプロジェクト名を「MyLibrary」にしたとする

ライブラリプロジェクトにコンポーネントを追加

  • WorkSpace ExploerのComponentsタブで「MyLibrary」を右クリックして「Add Component Item」
  • 「Symbol Wizard」を選択し、コンポーネント名を指定して「Create New」
  • コンポーネント名には、バージョンを示す「_vX_Y」タグをつける

シンボルウィザードでシンボル作成

  • Symbol Creation Wizardで入出力の端子名と種別(Digital Input, Digital Output, Clock Input)を指定
  • Title colorで緑(Digital)を選択
  • 「OK」でシンボルが作成される
  • コンポーネント名.cysymというファイル名でシンボル図のファイルができるので外観を適宜編集

カタログでの分類名を指定

  • シンボル図の空きスペースで右クリックして「Properties」を開く
  • SymbolのDoc.CatalogPlacementで(コレクション)を開く
  • カタログでの分類名を指定する。
  • ここでは「Community/Digital/Logic/コンポーネント名 (バージョンは付けない)」にしたとする

パラメータを作成

  • シンボル図の空きスペースで右クリックして「Symbol Parameters」を開く
  • パラメータの名前、種別、既定値を設定

Verilogソースを生成

  • シンボル図の空きスペースで右クリックして「Generate Verilog」
  • コンポーネント名.v というVerilogソースファイルが生成される
  • Verilogソースを編集。「do not edit this line」と書かれた行は編集しないこと
  • 「Build」＞「Build All Projects」でビルドする

コンポーネントの使い方

  • 回路図(TopDesign.cysch)を開く
  • 右ペインのComponent Catalogでコンポーネントを探す
  • 上記の例では、「Community」タブの「Digital/Logic/コンポーネント名[バージョン]」
  • 回路図にドラッグ&ドロップする

参考資料